慶應義塾研究者情報データベース

プロフィール 【 表示 ／ 非表示 】

プロフィール 【 表示 ／ 非表示 】

• 1999年慶應義塾大学大学院理工学研究科修了. 博士(工学). 1999年日本電気株式会社入社. 2007年～2008年スタンフォード大学客員研究員. 2019年ナノブリッジ・セミコンダクター株式会社を共同創業, 取締役. 2024年より慶應義塾大学, 教授. IEDMで16件, VLSIシンポジウムで16件 , IITCで10件の論文を発表. 100件以上の特許を取得. IEEEフェロー. 応用物理学会フェロー. JST-CREST情報担体領域アドバイザー (2020-). IEEE/JSAP VLSIシンポジウム論文委員(2014-), IEEE IITC論文委員(2021-), 応用物理学会理事 (2024-). ナノブリッジ・セミコンダクター株式会社取締役 (2019-). 慶應義塾大学矢上イノベーションラボラトリー(YIL)ディレクター(2025-).

教員からのメッセージ 【 表示 ／ 非表示 】

教員からのメッセージ 【 表示 ／ 非表示 】

• 大学院修了後に民間企業に就職し、20年以上半導体の研究開発・製品開発に携わってきました。その間、社内も含め、米国へ留学したり、研究組合に出向したりなど、多くの異動を経験し、さまざまな立場・考え方の人と一緒に仕事をしてきました。2019年にはスタートアップを創業し、2024年から本学に従事しています。これまでの民間企業での社会経験を活かした、教育を目指しています。

総合紹介 【 表示 ／ 非表示 】

総合紹介 【 表示 ／ 非表示 】

• 半導体の微細化技術の限界に対して、新しいナノデバイスや異種の技術を組み合わせていくことで、低消費電力かつ高性能な情報処理・集積システムの実現を目指しています。システムとしての最適化を目指し、微細配線技術、原子スイッチを使って脳神経を模倣したブレインズインシリコン回路、三次元積層チップの効率的な冷却技術、極低温での量子ビット制御システムなどに取り組んでいます。

免許・資格 【 表示 ／ 非表示 】

免許・資格 【 表示 ／ 非表示 】

• 危険物取扱者　甲種（神奈川県知事）, 1999年12月

• 特定化学物質等作業主任者（厚生労働省）, 2002年05月

• 特定高圧ガス取扱主任者（経済産業省、高圧ガス保安協会）, 2004年05月

• Certificate of Stanford Environmental Health & Safety for X-ray Equipment（Stanford University） , 2008年10月

• 日商簿記3級（日本商工会議所） , 2020年03月

研究分野 【 表示 ／ 非表示 】

研究分野 【 表示 ／ 非表示 】

• ものづくり技術（機械・電気電子・化学工学） / 電子デバイス、電子機器 （半導体デバイス工学）

研究キーワード 【 表示 ／ 非表示 】

研究キーワード 【 表示 ／ 非表示 】

• 半導体デバイス工学

• ヘテロジーニアス集積システム

• 原子スイッチ・ナノブリッジ

研究テーマ 【 表示 ／ 非表示 】

研究テーマ 【 表示 ／ 非表示 】

• 微細配線技術, 

  2024年04月

  -

  継続中

  　研究概要を見る

  2nm世代以降のロジック半導体に用いられる微細配線技術として、銅に代わる代替配線材料の基礎検討を進めます。

• ブレインズインシリコン技術, 

  2024年04月

  -

  継続中

  　研究概要を見る

  原子スイッチをアナログ素子として用いたニューロフィック回路に関する開発を行います。従来よりも消費電力効率の良いAI処理を目指します。

• 三次元チップ実装における冷却技術の開発, 

  2024年07月

  -

  継続中

  　研究概要を見る

  発熱量の大きいHPC（High Performance Computing）向けのチップの三次元実装を実現するチップ冷却技術を開発します。

• 超伝導配線・クライオCMOS技術の開発, 

  2024年04月

  -

  継続中

  　研究概要を見る

  量子コンピューティングを実現するための冷凍機内の制御システムとして、超伝導配線とクライオCMOS義技術の研究開発を進めています。

著書 【 表示 ／ 非表示 】

著書 【 表示 ／ 非表示 】

• Book chapter, Applications of Reconfigurable Processors as Embedded Automatons in the Iot Sensor Networks in Space, VLSI Design and Test for Systems Dependability

  H. Hihara, A. Iwasaki, M. Hashimoto, H. Ochi, Y. Mitsuyama, H. Onodera, H. Kanbara, K. Wakabayashi, T. Sugibayashi, T. Takenaka, H. Hada, M. Tada, Springer, 2018年08月,  ページ数： xvii, 800 p.

論文 【 表示 ／ 非表示 】

論文 【 表示 ／ 非表示 】

• A Cryo-CMOS 10-bit 60-MS/s SAR ADC with common-mode variation suppression switching scheme and gain boosting dynamic comparator

  Pai C.W., Uchida K., Tada M., Ishikuro H.

  Microelectronics Journal 153 2024年11月

  ISSN  09598324

  　概要を見る

  This paper presents a 10-bit 60-MS/s SAR ADC using an energy-efficient common-mode variation suppression (CMVS) switching scheme. The proposed CMVS switching scheme reduces energy consumption by about 92 % compared to the conventional scheme. Also, it narrows the common-mode variation to 16.6 % VDD. It improves the accuracy of the SAR ADC and makes the comparator and SAR ADC operate at the best-performance region. The proposed comparator adopts a gain boosting dynamic capacitive pre-amplifier to enhance the amplification and accelerate the comparison speed. The regeneration latch keeps the cross-coupled inverter structure to ensure high-speed regeneration. The input pair of the latch suppresses the through current while decreasing the regeneration speed. Therefore, an auxiliary input pair is added to enhance the regeneration speed. The SAR ADC is designed and simulated using 65-nm Cryo-CMOS technology with VDD = 1.2 V. At T = 300 K, it achieves a FoM of 15.39 fJ/conversion-step with 55-MS/s. At T = 4 K, it achieves a FoM of 14.15 fJ/conversion-step with 60-MS/s.

  • Access to Document (DOI)

• Imaginary impedance due to hopping phenomena and evaluation of dopant ionization time in cryogenic metal-oxide-semiconductor devices on highly doped substrate

  Miyao T., Yoshinaga K., Tanaka T., Ishikuro H., Tada M., Uchida K.

  Applied Physics Express （Applied Physics Express）  17 （ 5 ） 051001 - 051001 2024年05月

  ISSN  18820778

  　概要を見る

  MOS capacitors fabricated on substrates with doping concentrations as high as 1018 cm−3 were characterized at 4.2 K. The highly doped substrate exhibited an intrinsic imaginary component of impedance at 4.2 K. The imaginary component is attributed to the time delay induced by hopping phenomena, leading to a decrease in the gate capacitance. Furthermore, we investigated the time constant associated with dopant ionization under depletion conditions and determined it to be 0.35 μs. An equivalent circuit model of the highly doped substrate at 4.2 K is also shown.

  • Access to Document (DOI)

• Superconducting Nb interconnects for Cryo-CMOS and superconducting digital logic applications

  Numata H., Iguchi N., Tanaka M., Okamoto K., Miura S., Uchida K., Ishikuro H., Sakamoto T., Tada M.

  Japanese Journal of Applied Physics （Japanese Journal of Applied Physics）  63 （ 4 ） 04SP73 - 04SP73 2024年04月

  ISSN  00214922

  　概要を見る

  A 100 nm wide superconducting niobium (Nb) interconnect was fabricated by a 300 mm wafer process for Cryo-CMOS and superconducting digital logic applications. A low pressure and long throw sputtering was adopted for the Nb deposition, resulting in good superconductivity of the 50 nm thick Nb film with a critical temperature (T c) of 8.3 K. The interconnects had a titanium nitride (TiN)/Nb stack structure, and a double-layer hard mask was used for the dry etching process. The exposed area of Nb film was minimized to decrease the effects of plasma damage during fabrication and atmosphere. The developed 100 nm wide and 50 nm thick Nb interconnect showed good superconductivity with a T c of 7.8 K and a critical current of 3.2 mA at 4.2 K. These results are promising for Cryo-CMOS and superconducting digital logic applications in the 4 K stage.

  • Access to Document (DOI)

• A 0.11pJ/bit read energy embedded NanoBridge non-volatile memory and its integration in a 28 nm 32 bit RISC-V microcontroller units

  Bai X., Nebashi R., Miyamura M., Funahashi K., Okamoto K., Numata H., Iguchi N., Sakamoto T., Tada M.

  Japanese Journal of Applied Physics （Japanese Journal of Applied Physics）  63 （ 2 ）  2024年02月

  ISSN  00214922

  　概要を見る

  A 28 nm 512 Kb NanoBridge (NB) non-volatile memory is developed for an energy-efficient microcontroller unit. 0.11 pJ/bit read energy is achieved by utilizing an inverter sense scheme thanks to large ON/OFF conductance ratio of a split-electrode NB. The read energy is 71% and 54% less than those of a ReRAM and a silicon oxide nitride oxide silicon commercial embedded NOR flash at the same technology node, respectively. Moreover, a 28 nm 32 bit RISC-V microcontroller unit embedded with a 2 Mb NB non-voltage memory is fabricated and achieves 80 MHz operation frequency.

  • Access to Document (DOI)

• Design and analysis of a high-speed low-power comparator with regeneration enhancement and through current suppression techniques from 4 K to 300 K in 65-nm Cryo-CMOS

  Pai C.W., Uchida K., Tada M., Ishikuro H.

  Microelectronics Journal （Elsevier BV）  144   106066 - 106066 2024年02月

  ISSN  0026-2692

  　概要を見る

  This paper presents a high-speed low-power cryogenic CMOS two-stage dynamic comparator for SAR ADC. The pre-amplifier uses the dynamic bias technique to save power. To increase the output voltage difference of the pre-amplifier, the StrongARM latch is inserted. The proposed latch keeps a cross-coupled inverter to ensure good positive feedback. The tail current source of the proposed latch is replaced by the input pair to suppress the through current. The auxiliary input pair enhances the gain and positive feedback to speed up the latch. The paper also presents a delay analysis of the dynamic bias technique, which gives a deep understanding and a good intuition for circuit design. The simulation results demonstrate the proposed comparator achieved a CLK-Q delay of 162.1 ps and 295.4 ps at Vid = 1 mV and VCM = 0.7 V with VDD = 1.2 V and fs = 1 GHz in 300 K and 4K. The energy per comparison is 34.04 fJ and 27.75 fJ.

  • Access to Document (DOI)

全件表示 >>

総説・解説等 【 表示 ／ 非表示 】

総説・解説等 【 表示 ／ 非表示 】

• NanoBridge-FPGAによるIoTデバイスの低電力・高性能化

  阪本 利司, 宮村 信, 白 旭, 杉林 直彦, 多田 宗弘

  NEC技報 = NEC technical journal （日本電気）  71 （ 1 ） 97 - 102 2018年09月

  ISSN  0285-4139

• 「第4回応用物理学会シリコンテクノロジー分科会論文賞受賞記念講演」原子移動型スイッチの低電圧化と信頼性の改善

  多田 宗弘, 阪本 利司, 宮村 信, 伴野 直樹, 岡本 浩一郎, 井口 憲幸, 波田 博光

  応用物理学会学術講演会講演予稿集 （公益社団法人 応用物理学会）  2013.1   2744 - 2744 2013年03月

  • Access to Document (DOI)

研究発表 【 表示 ／ 非表示 】

研究発表 【 表示 ／ 非表示 】

• Gate-Length Dependent Variability of nMOSFET at Cryogenic Temperatures

  Toshitsugu Sakamoto, Makoto Miyamura, Kazunori Funahashi, Munehiro Tada, Ken Uchida, Hiroki Ishikuro

  International Conference on Solid State Device and Materials (SSDM) F-1-01, (Nagoya, Japan)., 

  2023年09月

• A 0.11pJ/bit Read Energy Embedded NanoBridge NVM and its Integration in a 28nm 32-bit RISC-V MCU

  Xu Bai, Ryusuke Nebashi, Makoto Miyamura, Kazunori Funahashi, Koichiro Okamoto, Hideaki Numata, Noriyuki Iguchi, Toshitsugu Sakamoto, Munehiro Tada

  International Conference on Solid State Device and Materials (SSDM) K-2-01, (Nagoya, Japan)., 

  2023年09月

• NanoBridge use case for FPGA

  Munehiro Tada　(Invited)

  DARPA MEC Back-End of Line (BEOL) Integration of Active Devices Workshop, Institute for Defense Analyses (IDA) (Alexandria, USA)., 

  2023年05月

• Stochastic Modeling of Cryogenic and Room Temperature Operation of ReRAM

  T. Tanaka, K. Okamoto, M. Tada, K. Uchida

  35th International Microprocess and Nanotechnology Conference, (Tokushima, Japan)., 

  2022年11月

• NanoBridge Technology for Space Applications

  Munehiro Tada

  JAXA 35th Microelectronics Workshop (MEWS35) (Tsukuba, Japan)., 

  2022年10月

全件表示 >>

知的財産権等 【 表示 ／ 非表示 】

知的財産権等 【 表示 ／ 非表示 】

• 記憶装置およびプログラミング方法

  出願日： JP2020002069  2020年01月 

  公表日： WO2020-158531  2020年08月 

  特許権

• スイッチング素子およびその製造方法

  出願日： JP2020000129  2020年01月 

  公表日： WO2020-145253  2020年07月 

  特許権

• 半導体装置

  出願日： JP2019016072  2019年04月 

  公表日： WO2019-203169  2019年10月 

  特許権

• 非線形抵抗素子、スイッチング素子、および非線形抵抗素子の製造方法

  出願日： 特願2019-061663  2019年03月 

  公開日： 特開2020-161723  2020年10月 

  特許権

• 抵抗変化素子の書換え方法、および抵抗変化素子を用いた不揮発性記憶装置

  出願日： JP2018039252  2018年10月 

  公表日： WO2019-082860  2019年05月 

  特許権

全件表示 >>

受賞 【 表示 ／ 非表示 】

受賞 【 表示 ／ 非表示 】

• フェロー

  2021年06月, 応用物理学会

• RADECS 2018 Best Conference Paper Award

  2019年10月, IEEE

• Fellow

  2019年01月, IEEE

• 第66回電気科学技術奨励会会長賞、及び電気科学技術奨励賞

  2018年11月

• 第4回 論文賞

  2013年03月, 応用物理学会シリコンテクノロジー分科会

全件表示 >>

担当授業科目 【 表示 ／ 非表示 】

担当授業科目 【 表示 ／ 非表示 】

• 情報処理システムデザイン

  2025年度

• システムデザイン工学輪講

  2025年度

• 実時間信号処理

  2025年度

• システムデザイン工学実験第２

  2025年度

• 情報学基礎

  2025年度

全件表示 >>

所属学協会 【 表示 ／ 非表示 】

所属学協会 【 表示 ／ 非表示 】

• Institute of Electronics, Information and Communication Engineers (IEICE), 

  2021年

  -

  継続中

• Japan Society of Applied Physics (JSAP), 

  2000年

  -

  継続中

• Institute of Electrical and Electronic Engineers (IEEE), 

  2000年

  -

  継続中

委員歴 【 表示 ／ 非表示 】

委員歴 【 表示 ／ 非表示 】

• 2024年

  -

  継続中

  応用物理学会　理事

• 2024年

  -

  継続中

  Advanced Metallization Conference (ADMETA), Adviser

• 2023年

  IEEE VLSI Technology, System and Applications (VLSI-TSA), Joint Focus Session Organizer

• 2023年

  Advanced Metallization Conference (ADMETA), General chair

• 2021年

  -

  継続中

  システムデバイスロードマップ委員会（SDRJ）Beyond CMOS(BC)　委員

全件表示 >>