松谷　健史 （マツヤ　タケシ）

Matsuya, Takeshi

写真a

所属（所属キャンパス）

政策・メディア研究科 （湘南藤沢）

職名

特任講師（有期）

外部リンク
このページの先頭へ▲

学歴 【 表示 ／ 非表示 】

  • 2002年09月
    -
    2006年09月

    慶應義塾大学, 環境情報学部

    大学, 卒業

  • 2006年09月
    -
    2008年09月

    慶應義塾大学, 政策・メディア研究科

    大学院, 修了, 修士

  • 2008年09月
    -
    2016年09月

    慶應義塾大学, 政策・メディア研究科

    大学院, 修了, 博士

このページの先頭へ▲

学位 【 表示 ／ 非表示 】

  • 博士, 慶應義塾大学, 課程, 2016年09月

    IP (Internet Protocol) を用いた 低遅延分散アーキテクチャ

このページの先頭へ▲
 

論文 【 表示 ／ 非表示 】

  • NetTLP: A development platform for PCIe devices in software interacting with hardware

    Kuga Y., Nakamura R., Matsuya T., Sekiya Y.

    Proceedings of the 17th USENIX Symposium on Networked Systems Design and Implementation, NSDI 2020 （Proceedings of the 17th USENIX Symposium on Networked Systems Design and Implementation, NSDI 2020）     141 - 155 2020年

    ISSN  9781939133137

    　概要を見る

    Observability on data communication is always essential for prototyping, developing, and optimizing communication systems. However, it is still challenging to observe transactions flowing inside PCI Express (PCIe) links despite them being a key component for emerging peripherals such as smart NICs, NVMe, and accelerators. To offer the practical observability on PCIe and for productively prototyping PCIe devices, we propose NetTLP, a development platform for software PCIe devices that can interact with hardware root complexes. On the NetTLP platform, software PCIe devices on top of IP network stacks can send and receive Transaction Layer Packets (TLPs) to and from hardware root complexes or other devices through Ethernet links, an Ethernet and PCIe bridge called a NetTLP adapter, and PCIe links. This paper describes the NetTLP platform and its implementation: the NetTLP adapter and LibTLP, which is a software implementation of the PCIe transaction layer. Moreover, this paper demonstrates the usefulness of NetTLP through three use cases: (1) observing TLPs sent from four commercial PCIe devices, (2) 400 LoC software Ethernet NIC implementation that performs an actual NIC for a hardware root complex, and (3) physical memory introspection.

このページの先頭へ▲

KOARA（リポジトリ）収録論文等 【 表示 ／ 非表示 】

このページの先頭へ▲