山崎　信行 (ヤマサキ　ノブユキ)

Yamasaki Nobuyuki

写真a

所属（所属キャンパス）

理工学部 情報工学科 （矢上）

職名

教授

HP

外部リンク
このページの先頭へ▲

経歴 【 表示 ／ 非表示 】

  • 1996年04月
    -
    1998年09月

    通商産業省 工業技術院 電子技術総合研究所

  • 1997年10月
    -
    2000年09月

    科学技術振興事業団 さきがけ研究21 研究員

  • 1998年10月
    -
    2000年03月

    大学助手(有期)(理工学部情報工学科)

  • 1998年10月
    -
    2002年03月

    電子技術総合研究所 COE特別研究員

  • 2000年04月
    -
    2004年03月

    大学専任講師(理工学部情報工学科)

全件表示 >>

このページの先頭へ▲

学歴 【 表示 ／ 非表示 】

  • 1991年03月

    慶應義塾大学, 理工学部, 物理学科

    大学, 卒業

  • 1996年03月

    慶應義塾大学, 理工学研究科

    大学院, 修了, 博士

このページの先頭へ▲

学位 【 表示 ／ 非表示 】

  • 工学　, 慶應義塾大学, 1996年03月

このページの先頭へ▲
 

研究分野 【 表示 ／ 非表示 】

  • 情報通信 / 計算機システム (計算機システム・ネットワーク)

  • ものづくり技術（機械・電気電子・化学工学） / 通信工学 (Communication/Network Engineering)

  • ものづくり技術（機械・電気電子・化学工学） / 電子デバイス、電子機器 (Electronic Device/Electronic Equipment)

  • 情報通信 / ソフトウェア (ソフトウエア)

  • 情報通信 / 機械力学、メカトロニクス (Intelligent Mechanics/Mechanical System)

全件表示 >>

このページの先頭へ▲

研究キーワード 【 表示 ／ 非表示 】

  • オペレーティングシステム

  • システムLSI

  • プロセッサアーキテクチャ

  • リアルタイム通信

  • ロボット

このページの先頭へ▲
 

著書 【 表示 ／ 非表示 】

  • 電気学会誌

    山崎 信行, 2007年03月

    担当範囲: 156-160

  • 日本ロボット学会 新版ロボット工学ハンドブック 基礎編

    山﨑信行、他, 日本ロボット学会 新版ロボット工学ハンドブック 基礎編, 2005年

    　概要を見る

    表記題名についてハンドブックへの解説を行う。

  • バーチャルリアリティとテレロボティクス，アクティブインタフェースとパーソナルロボット

    山﨑信行、他, 情報処理学会　新版情報処理ハンドブック, 1995年

    　概要を見る

    表記題名についてハンドブックへの解説を行う。

  • オブジェクト指向コンピューティングI

    中内 靖 , 川杉 憲二 , 岡田 豊史 , 山崎 信行 , 安西 祐一郎, 1993年07月

  • リアルタイム処理システム

    山﨑信行、他, 日本機会学会 機械工学便覧 基礎編

    　概要を見る

    表記題名について便覧への解説を行う。

このページの先頭へ▲

論文 【 表示 ／ 非表示 】

  • Real-Time Execution based on Fluid Scheduling by using IPC Control Scheme

    Santo A., Yamasaki N.

    Proceedings - 2021 9th International Symposium on Computing and Networking Workshops, CANDARW 2021 （Proceedings - 2021 9th International Symposium on Computing and Networking Workshops, CANDARW 2021)     459 - 463 2021年

    　概要を見る

    Fluid scheduling is an optimal real-time scheduling applicable to multiprocessor systems and is a scheduling model so that every real-time task is executed at a constant speed from release time to deadline. It is necessary for fluid scheduling to control the execution speed of each task. But, since the execution speed of the task is invariable in a conventional general purpose processor. Therefore, fluid scheduling is conventionally achieved by repeatedly executing and stopping tasks. However, this method incurs significant overheads due to frequent task switching. On the other hand, fluid scheduling without overhead by using an IPC control scheme has been proposed. The IPC control scheme controls the execution speed of each thread in an SMT processor. We propose a new IPC control scheme to extract thread-level parallelism and improve throughput effectively, also improving the schedulability of the fluid schedule. The evaluation results show that the proposed method improved the total throughput of the fluid schedule.

  • Data Rearrange Unit for Efficient Data Computation in Embedded Systems

    Mamiya A., Yamasaki N.

    Proceedings - 2021 9th International Symposium on Computing and Networking Workshops, CANDARW 2021 （Proceedings - 2021 9th International Symposium on Computing and Networking Workshops, CANDARW 2021)     101 - 106 2021年

    　概要を見る

    Recently demands for computation intensive applications such as convolutional neural networks (CNNs) have been increasing. In these applications, valid data for computation are allocated in non-continuous addresses. Therefore, common burst memory access pattern results in a low spatial locality of valid data per access. As a result, computation of data parallel execution units degrades in throughput, as computation resource is wasted by computing invalid data. This is especially a problem in embedded systems in which constraints in power consumption provoke a requirement for high computation efficiency. In this paper, we introduce a Data Rearrange Unit (DRU), a hardware unit rearranging computation data to increase spatial locality of valid data. The DRU drastically reduces the main memory access rate and increases computation efficiency by decreasing memory access to reduce power consumption. We demonstrate the effectiveness of our DRU by implementation on the RMTP SoC [1] [2] improving convolution throughput on a data parallel execution unit by a maximum of 94times, while only increasing the total cell area by about 13%.

  • A Learning-based Fetch Thread Gating Mechanism for A Simultaneous Multithreading Processor

    Ide Y., Yamasaki N.

    Proceedings - 2020 8th International Symposium on Computing and Networking, CANDAR 2020 （Proceedings - 2020 8th International Symposium on Computing and Networking, CANDAR 2020)     19 - 28 2020年11月

    　概要を見る

    Simultaneous Multithreading (SMT) technology is widely adopted in modern high-end processors to maximize on-chip hardware utilization. In an SMT processor, multiple threads are executed in parallel, sharing hardware resources. This technique aggregates potential efficiency which will not be available in a single thread processor. However, when a data cache miss or a branch prediction miss occurs, every thread competing for hardware resources causes the degradation of hardware utilization. Therefore, instruction fetch policies have been proposed to manage hardware resources efficiently in SMT processors. The fetch policies distribute hardware resources indirectly, through fetch bandwidth control. Conventionally, a fetch policy selects fetch threads based only on the resource usage at the moment, while the characteristics of threads are not exploited on decision. Therefore most conventional fetch control schemes only take effects only after an outstanding event occurs. Capability of resource restriction is limited even with an aggressive fetch control scheme. In this paper, we propose a Fetch Gate Estimator (FGE) that is a fetch gating mechanism based on machine learning, which is implemented as a hardware module. The FGE evaluates each thread to decide whether an instruction fetch from a thread should be gated. The FGE is trained dynamically by the execution statistics resulted from the inferences, so that characteristics of each thread are encoded into a learning model. Thus, the FGE is trained dynamically in parallel with execution of programs. We applied a single layer perceptron as learning model inside the FGE for circuit simplicity, and investigated performance impacts. Evaluation results show that the perceptron-based FGE can train itself from acquired execution statistics to identify inefficient threads adaptively, adjusting resources through the fetch gate control mechanism.

  • Codeword set selection for the error-correcting 4b/10b line code with maximum clique enumeration

    Takeda M., Yamasaki N.

    IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences （IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences)  E103A （ 10 ） 1227 - 1233 2020年10月

    ISSN  09168508

    　概要を見る

    This paper addresses the problem of finding, evaluating, and selecting the best set of codewords for the 4b/10b line code, a dependable line code with forward error correction (FEC) designed for real-time communication. Based on the results of our scheme [1], we formulate codeword search as an instance of the maximum clique problem, and enumerate all candidate codeword sets via maximum clique enumeration as proposed by Eblen et al. [2]. We then measure each set in terms of resistance to bit errors caused by noise and present a canonical set of codewords for the 4b/10b line code. Additionally, we show that maximum clique enumeration is #P-hard.

  • Space Responsive Multithreaded Processor (SRMTP) for Spacecraft Control

    Nakabeppu S., Ide Y., Takahashi M., Tsukahara Y., Suzuki H., Shishido H., Yamasaki N.

    IEEE Symposium on Low-Power and High-Speed Chips and Systems, COOL CHIPS 2020 - Proceedings （IEEE Symposium on Low-Power and High-Speed Chips and Systems, COOL CHIPS 2020 - Proceedings)  2020年04月

    　概要を見る

    A spacecraft control system is often designed as a distributed real-time system that consists of processors with required functions along with peripheral devices including sensors and actuators. The system must operate under real-time constraints and be maximally dependable. In this paper, we design and implement Space Responsive Multithreaded Processor (SRMTP) System-on-Chip (SoC) and System-in-Package (SiP) for spacecraft control.

全件表示 >>

このページの先頭へ▲

研究発表 【 表示 ／ 非表示 】

  • RMTPベースのマルチスレッドRISC-Vプロセッサの設計

    野尻 悠太

    組込み技術とネットワークに関するワークショップ ETNET 2023, 

    2023年03月
    , 

    口頭発表（一般）

  • Decoded Instruction Cacheの設計

    眞柄 岳郎

    組込み技術とネットワークに関するワークショップ ETNET 2023, 

    2023年03月
    , 

    口頭発表（一般）

  • Fluidスケジューリングを用いた高効率なMixed Criticalityスケジューリング

    八島 幸祐

    組込み技術とネットワークに関するワークショップ ETNET 2022, 

    2022年03月
    , 

    口頭発表（一般）

  • SMT Processor用Imprecise Mixed Criticalityスケジューリング

    名倉 怜央

    組込み技術とネットワークに関するワークショップ ETNET 2022, 

    2022年03月
    , 

    口頭発表（一般）

  • RMT Processor用Hypervisor RMTvisorの設計

    牧野 真成

    組込み技術とネットワークに関するワークショップ ETNET 2022, 

    2022年03月
    , 

    口頭発表（一般）

全件表示 >>

このページの先頭へ▲

知的財産権等 【 表示 ／ 非表示 】

  • Multithreaded central processing unit and simultaneous multithreading control method

    出願日： PCT出願番号：PCT/JP2006/311022  2006年06月 

    特許権

  • Context switching method, context switching unit, context switching program, storage medium, and central processing unit

    出願日： PCT出願番号：PCT/JP03/15838  2005年06月 

    特許権

  • マルチスレッド中央演算装置および同時マルチスレッディング制御方法

    出願日： 特願2005-167427  2005年06月 

    特許権

  • Communications method and communications system

    出願日： EU特許庁　出願番号:05000821.8  2005年01月 

    発行日： 第1549005号  2009年03月

    特許権

  • 命令発行方法及び装置、中央演算装置、命令発行プログラム及びそれを記憶したコンピュータ読み取り可能な記憶媒体

    出願日： 特願2003-83001  2003年03月 

    公開日： 特開2004-295195   

    発行日： 特許第3646137号  2005年02月

    特許権

全件表示 >>

このページの先頭へ▲

受賞 【 表示 ／ 非表示 】

  • 日本ロボット学会 研究奨励賞

    山崎 信行, 1998年10月, 日本ロボット学会

  • FPGA/PLDデザインカンファレンス 優秀論文賞

    山崎 信行, 1999年06月

  • 日本機械学会ロボティクスメカトロニクス部門 ベストプレゼンテーション賞

    山崎 信行, 2001年06月, 日本機械学会ロボティクスメカトロニクス部門

  • 日本ロボット学会 論文賞

    山崎 信行, 2002年10月, 日本ロボット学会

  • 情報処理学会システムLSI設計技術研究会 優秀論文賞

    山崎 信行, 2004年07月, 情報処理学会システムLSI設計技術研究会

全件表示 >>

このページの先頭へ▲
 

担当授業科目 【 表示 ／ 非表示 】

  • ＳｏＣ設計技術

    2023年度

  • 情報工学輪講

    2023年度

  • プログラミング第３同演習

    2023年度

  • マイクロプロセッサアーキテクチャ特論

    2023年度

  • 開放環境科学課題研究

    2023年度

全件表示 >>

このページの先頭へ▲

担当経験のある授業科目 【 表示 ／ 非表示 】

  • 計算機基礎

    慶應義塾

    2014年04月
    -
    2015年03月
    , 

    春学期

  • マイクロプロセッサ特論

    慶應義塾

    2014年04月
    -
    2015年03月
    , 

    秋学期

  • 組込みリアルタイムシステム

    慶應義塾

    2014年04月
    -
    2015年03月
    , 

    秋学期

  • プログラミング第3同演習

    慶應義塾

    2014年04月
    -
    2015年03月
    , 

    秋学期

  • System-on-a-Chip 設計技術

    慶應義塾

    2014年04月
    -
    2015年03月
    , 

    春学期

このページの先頭へ▲
 

所属学協会 【 表示 ／ 非表示 】

  • 情報処理学会, 

    1993年
    -
    継続中

  • 日本ロボット学会

    　

  • 電子情報通信学会

    　

  • IEEE Institute of Electrical and Electonic Engineers

    　
このページの先頭へ▲

委員歴 【 表示 ／ 非表示 】

  • 1993年
    -
    継続中

    会員, 情報処理学会

  • 　

    会員, IEEE Institute of Electrical and Electonic Engineers

  • 　

    会員, 日本ロボット学会

  • 　

    会員, 電子情報通信学会

  • 　

    Member, IEEE Institute of Electrical and Electonic Engineers

全件表示 >>

このページの先頭へ▲