慶應義塾研究者情報データベース

経歴 【 表示 ／ 非表示 】

経歴 【 表示 ／ 非表示 】

• 1996年04月

  -

  1998年09月

  通商産業省 工業技術院 電子技術総合研究所

• 1997年10月

  -

  2000年09月

  科学技術振興事業団 さきがけ研究21 研究員

• 1998年10月

  -

  2000年03月

  大学助手(有期)(理工学部情報工学科)

• 1998年10月

  -

  2002年03月

  電子技術総合研究所 COE特別研究員

• 2000年04月

  -

  2004年03月

  大学専任講師(理工学部情報工学科)

全件表示 >>

学歴 【 表示 ／ 非表示 】

学歴 【 表示 ／ 非表示 】

• 1991年03月

  慶應義塾大学, 理工学部, 物理学科

  大学, 卒業

• 1996年03月

  慶應義塾大学, 理工学研究科

  大学院, 修了, 博士

学位 【 表示 ／ 非表示 】

学位 【 表示 ／ 非表示 】

• 工学　, 慶應義塾大学, 1996年03月

研究分野 【 表示 ／ 非表示 】

研究分野 【 表示 ／ 非表示 】

• 情報通信 / 計算機システム （計算機システム・ネットワーク）

• ものづくり技術（機械・電気電子・化学工学） / 通信工学 （Communication/Network Engineering）

• ものづくり技術（機械・電気電子・化学工学） / 電子デバイス、電子機器 （Electronic Device/Electronic Equipment）

• 情報通信 / ソフトウェア （ソフトウエア）

• 情報通信 / 機械力学、メカトロニクス （Intelligent Mechanics/Mechanical System）

全件表示 >>

研究キーワード 【 表示 ／ 非表示 】

研究キーワード 【 表示 ／ 非表示 】

• オペレーティングシステム

• システムLSI

• プロセッサアーキテクチャ

• リアルタイム通信

• ロボット

著書 【 表示 ／ 非表示 】

著書 【 表示 ／ 非表示 】

• 電気学会誌

  山崎 信行, 2007年03月

  担当範囲: 156-160

• 日本ロボット学会 新版ロボット工学ハンドブック 基礎編

  山﨑信行、他, 日本ロボット学会 新版ロボット工学ハンドブック 基礎編, 2005年

  　概要を見る

  表記題名についてハンドブックへの解説を行う。

• バーチャルリアリティとテレロボティクス，アクティブインタフェースとパーソナルロボット

  山﨑信行、他, 情報処理学会　新版情報処理ハンドブック, 1995年

  　概要を見る

  表記題名についてハンドブックへの解説を行う。

• オブジェクト指向コンピューティングI

  中内 靖 , 川杉 憲二 , 岡田 豊史 , 山崎 信行 , 安西 祐一郎, 1993年07月

• リアルタイム処理システム

  山﨑信行、他, 日本機会学会 機械工学便覧 基礎編

  　概要を見る

  表記題名について便覧への解説を行う。

論文 【 表示 ／ 非表示 】

論文 【 表示 ／ 非表示 】

• Design of Decoded Instruction Cache

  Takero Magara, Nobuyuki Yamasaki

  2023 Eleventh International Symposium on Computing and Networking Workshops (CANDARW) 2024年02月

  研究論文（国際会議プロシーディングス）, 査読有り

  　概要を見る

  Recent microprocessors improve performance by extracting various levels of parallelism. Among these, out-of-order processors focus on ILP to improve performance. On the other hand, out-of-order processors consume a lot of power because they fetch and decode many instructions.We propose a Decoded Instruction Cache (DIC), in which the control signals generated by decoding RISC instructions are stored as decoded instructions in the DIC. The scheme improves performance and reduces power consumption because the results of fetch and decode can be reused. The DIC also supports multi-threaded execution, so TLP is also improved.When implemented in a multithreaded RISC processor, the DIC improves IPC by 2.39%.

• A Design Scheme for Highly Efficient Mixed-Criticality Systems Using IPC Control

  Kosuke Yashima, Nobuyuki Yamasaki

  14th International Workshop on Networking, Computing, Systems, and Software 2024年02月

  研究論文（国際会議プロシーディングス）

• A Scheme Reducing Task Drops for Data Dependent Tasks on Mixed Criticality Systems

  Reo Nagura, Nobuyuki Yamasaki

  14th International Workshop on Networking, Computing, Systems, and Software 2024年02月

  研究論文（国際会議プロシーディングス）

• A Non-stop Fault-Tolerant Real-Time System-on-Chip/System-in-Package

  Shota Nakabeppu, Nobuyuki Yamasaki

  2023 Eleventh International Symposium on Computing and Networking (CANDAR) 2024年02月

  研究論文（国際会議プロシーディングス）, 査読有り

  　概要を見る

  Today, embedded real-time systems such as automobiles, spacecraft, and sensor networks are parts of social infrastructures. Since a system failure in these systems may lead to a severe accident, these systems should be designed as fault-tolerant systems. If a power failure occurs in an embedded real-time system, values of all flip-flops and main memory are lost, resulting in a system failure.This paper describes the design, implementation, and evaluation of a system-on-chip/system-in-package for a non-stop fault-tolerant real-time system that continues to operate even with an unstable power supply. We designed and implemented a non-stop fault-tolerant real-time system-on-chip (SoC) that integrates a non-stop microprocessor, a non-volatile memory (MRAM), a volatile memory (SRAM), and IO peripherals. We also co-designed and implemented a non-stop fault-tolerant real-time system-in-package (SiP) that integrates the SoC, an FPGA, memories, a USB power delivery (USB PD), DC/DC converters, a potentiometer, and a board-to-board (BtoB) connector at the same time to support functions not included in the SoC but required. We evaluated the bit error rate of store operations and benchmark performance with checkpoint creations on the actual SiP.

• A Design of Multithreaded RISC-V Processor for Real-Time System

  Yuta Nojiri, Nobuyuki Yamasaki

  2023 Eleventh International Symposium on Computing and Networking Workshops (CANDARW) 2024年02月

  研究論文（国際会議プロシーディングス）, 査読有り

  　概要を見る

  The rising prominence of RISC-V, despite its inherent lack of multithreading support, has sparked research initiatives to design and implement multithreaded RISC-V processors. In this paper, we present a novel multithreaded RISC-V processor explicitly tailored for real-time systems. Our design allows for dynamic thread manipulation- encompassing creation, execution, halting, deletion, and more- to emulate the behavior of tasks in a real-time operating system’s task queue. We introduce specialized instructions to RISC-V to facilitate these thread control operations. The proposed processor is equipped with eight logical cores, enabling simultaneous execution of up to eight threads. A context cache is integrated to efficiently manage context switches between threads, achieving context switches in four clocks. This feature empowers the processor to concurrently run a greater number of threads than its core count. Simulation results underscore the benefits of our design: multithreaded execution yields an instruction per cycle (IPC) rate that surpasses single-threaded execution by up to 5.5 times. Furthermore, our priority system ensures preferential execution of high-priority threads over their lower-priority counterparts. Consequently, we have realized a multithreaded RISC-V processor capable of prioritized execution across eight threads and concurrent execution beyond its core count.

全件表示 >>

研究発表 【 表示 ／ 非表示 】

研究発表 【 表示 ／ 非表示 】

• マルチコア RISC-V プロセッサ用コンテキストキャッシュの設計

  山澤 彪, 伊藤 務, 水頭 一壽, 山﨑 信行

  第248回システム・アーキテクチャ・第205回システムとLSIの設計技術・第65回組込みシステム合同研究発表会（ETNET2024）, 

  2024年03月

• リアルタイムシステム向けRISC-V SMTプロセッサの設計

  野尻悠太, 山﨑信行

  第248回システム・アーキテクチャ・第205回システムとLSIの設計技術・第65回組込みシステム合同研究発表会, 

  2024年03月

• MTJベースの不揮発性デバイスを用いたノンストッププロセッサ

  中別府 将太, 山﨑 信行

  第248回システム・アーキテクチャ・第205回システムとLSIの設計技術・第65回組込みシステム合同研究発表会, 

  2024年03月

• RMTPベースのマルチスレッドRISC-Vプロセッサの設計

  野尻 悠太

  組込み技術とネットワークに関するワークショップ ETNET 2023, 

  2023年03月

  , 

  口頭発表（一般）

• Decoded Instruction Cacheの設計

  眞柄 岳郎

  組込み技術とネットワークに関するワークショップ ETNET 2023, 

  2023年03月

  , 

  口頭発表（一般）

全件表示 >>

知的財産権等 【 表示 ／ 非表示 】

知的財産権等 【 表示 ／ 非表示 】

• 半導体装置

  出願日： 特願2023-69503  2023年04月 

  公開日： 特開2024-155089  2024年10月 

  特許権

• 処理制御装置及びプロセッサ

  出願日： 特願2023-69503  2023年04月 

  公開日： 特開2024-155088  2024年10月 

  特許権

• Multithreaded central processing unit and simultaneous multithreading control method

  出願日： PCT出願番号：PCT/JP2006/311022  2006年06月 

  特許権

• Context switching method, context switching unit, context switching program, storage medium, and central processing unit

  出願日： PCT出願番号：PCT/JP03/15838  2005年06月 

  特許権

• マルチスレッド中央演算装置および同時マルチスレッディング制御方法

  出願日： 特願2005-167427  2005年06月 

  特許権

全件表示 >>

受賞 【 表示 ／ 非表示 】

受賞 【 表示 ／ 非表示 】

• 日本ロボット学会 研究奨励賞

  山崎 信行, 1998年10月, 日本ロボット学会

• FPGA/PLDデザインカンファレンス 優秀論文賞

  山崎 信行, 1999年06月

• 日本機械学会ロボティクスメカトロニクス部門 ベストプレゼンテーション賞

  山崎 信行, 2001年06月, 日本機械学会ロボティクスメカトロニクス部門

• 日本ロボット学会 論文賞

  山崎 信行, 2002年10月, 日本ロボット学会

• 情報処理学会システムLSI設計技術研究会 優秀論文賞

  山崎 信行, 2004年07月, 情報処理学会システムLSI設計技術研究会

全件表示 >>

担当授業科目 【 表示 ／ 非表示 】

担当授業科目 【 表示 ／ 非表示 】

• 開放環境科学特別研究第１

  2024年度

• 組込みリアルタイムシステム

  2024年度

• 計算機基礎

  2024年度

• 卒業研究

  2024年度

• 開放環境科学特別研究第２

  2024年度

全件表示 >>

担当経験のある授業科目 【 表示 ／ 非表示 】

担当経験のある授業科目 【 表示 ／ 非表示 】

• 計算機基礎

  慶應義塾

  2014年04月

  -

  2015年03月

  , 

  春学期

• マイクロプロセッサ特論

  慶應義塾

  2014年04月

  -

  2015年03月

  , 

  秋学期

• 組込みリアルタイムシステム

  慶應義塾

  2014年04月

  -

  2015年03月

  , 

  秋学期

• プログラミング第3同演習

  慶應義塾

  2014年04月

  -

  2015年03月

  , 

  秋学期

• System-on-a-Chip 設計技術

  慶應義塾

  2014年04月

  -

  2015年03月

  , 

  春学期

所属学協会 【 表示 ／ 非表示 】

所属学協会 【 表示 ／ 非表示 】

• 情報処理学会, 

  1993年

  -

  継続中

• 日本ロボット学会

  　

• 電子情報通信学会

  　

• IEEE Institute of Electrical and Electonic Engineers

  　

委員歴 【 表示 ／ 非表示 】

委員歴 【 表示 ／ 非表示 】

• 1993年

  -

  継続中

  会員, 情報処理学会

• 　

  会員, IEEE Institute of Electrical and Electonic Engineers

• 　

  会員, 日本ロボット学会

• 　

  会員, 電子情報通信学会

• 　

  Member, IEEE Institute of Electrical and Electonic Engineers

全件表示 >>