論文 - 松谷 宏紀
-
Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network
Hiroki Matsutani, Michihiro Koibuchi, Yutaka Yamada, D. Frank Hsu, Hideharu Amano
IEEE Transactions on Parallel and Distributed Systems (TPDS) 20 （ 8 ） 1126 - 1141 2009年08月
研究論文（学術雑誌）, 共著, 査読有り
-
An On/Off Link Activation Method for Low-Power Ethernet in PC Clusters
Michihiro Koibuchi, Tomohiro Otsuka, Hiroki Matsutani, Hideharu Amano
IEEE International Parallel and Distributed Processing Symposium (IPDPS'09) 1 - 11 2009年05月
研究論文（国際会議プロシーディングス）, 共著, 査読有り
-
Prediction Router: Yet Another Low Latency On-Chip Router Architecture
Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano, Tsutomu Yoshinaga
IEEE International Symposium on High-Performance Computer Architecture (HPCA'09) 367 - 378 2009年02月
研究論文（国際会議プロシーディングス）, 共著, 査読有り
-
A Link Removal Methodology for Network-on-Chip on Reconfigurable Systems
Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano
International Conference on Field Programmable Logic and Applications (FPL'08) 269 - 274 2008年09月
研究論文（国際会議プロシーディングス）, 共著, 査読有り
-
A Lightweight Fault-tolerant Mechanism for Network-on-chip
Michihiro Koibuchi, Hiroki Matsutani, Hideharu Amano, Timothy M. Pinkston
ACM/IEEE International Symposium on Networks-on-Chip (NOCS'08) 13 - 22 2008年05月
研究論文（国際会議プロシーディングス）, 共著, 査読有り
-
Adding Slow-Silent Virtual Channels for Low-Power On-Chip Networks
Hiroki Matsutani, Michihiro Koibuchi, Daihan Wang, Hideharu Amano
ACM/IEEE International Symposium on Networks-on-Chip (NOCS'08) 23 - 32 2008年05月
研究論文（国際会議プロシーディングス）, 共著, 査読有り
-
Run-Time Power Gating of On-Chip Routers Using Look-Ahead Routing
Hiroki Matsutani, Michihiro Koibuchi, Daihan Wang, Hideharu Amano
Asia and South Pacific Design Automation Conference (ASP-DAC'08) 55 - 60 2008年01月
研究論文（国際会議プロシーディングス）, 共著, 査読有り
-
Tightly-Coupled Multi-Layer Topologies for 3-D NoCs
Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano
International Conference on Parallel Processing (ICPP'07) 1 - 10 2007年09月
研究論文（国際会議プロシーディングス）, 共著, 査読有り
-
A Temporal Correlation Based Port Combination Methodology for Networks-on-chip on Reconfigurable Systems
Daihan Wang, Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano
International Conference on Field Programmable Logic and Applications (FPL'07) 383 - 388 2007年08月
研究論文（国際会議プロシーディングス）, 共著, 査読有り
-
Performance, Cost, and Energy Evaluation of Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network
Hiroki Matsutani, Michihiro Koibuchi, Hideharu Amano
IEEE International Parallel and Distributed Processing Symposium (IPDPS'07) 1 - 10 2007年05月
研究論文（国際会議プロシーディングス）, 共著, 査読有り