研究業績(原著論文・解説)
公開件数:123件     一覧情報の全データをタブ区切りテキスト形式でダウンロード
No. 掲載種別 単著・共著区分 タイトル 著者 誌名 出版者 巻号頁 出版日 ISSN DOI URL 概要 関連情報
1 研究論文(学術雑誌)
共著
Power Optimization Methodology for Ultra Low Power Microcontroller with Silicon on Thin BOX MOSFET

天野 英晴

IEEE Trans. on VLSI Systems

25/ 4, 1578-1582
2017/04

10.1109/TVLSI.2016.2635675



2 研究論文(国際会議プロシーディングス)
共著
NAMACHA: A software edevelopment environment for a mutli-chip convolutional network accelerator

天野 英晴

CATA2017,


2017/03





3 研究論文(学術雑誌)
共著
Scalable Networks-on-Chip with Elastic Links Demarcated by Decentralized Routers

天野 英晴

IEEE Trans. on Computers

66/ 4, 702-716
2017/03

10.1109/TC.2016.2606567,2017



4 研究論文(国際会議プロシーディングス)
共著
High-Bandwidth Low-Latency Approximate Interconnection Networks

天野 英晴

Proc. of the 23rd IEEE International Symposium on High-Performance Computer Architecture (HPCA'17)


2017/02





5 研究論文(国際会議プロシーディングス)
共著
An Inductive-Coupling Bus with Collision Detection Scheme Using Magnetic Field Variation for 3-D Network-on-Chips

天野 英晴

Proc. of ASSCC2016


2016/12





6 研究論文(国際会議プロシーディングス)
共著
“Variable Pipeline Structure for Coarse Grained Reconfigurable Array CMA

天野 英晴

Proc. of IEEE International Conference on Field Programmable Technologies


2016/12





7 研究論文(学術雑誌)
共著
Novel Chips Stacking Methods to Extend Both Horizontally and Vertically for Many-Core Architectures with ThrouChip Interface

天野 英晴

IEICE Trans. on Information and Systems

E99-D/ 12, 2871-2880
2016/12





8 研究論文(国際会議プロシーディングス)
共著
LOREN: A Scalable Routing Method for Layout-conscious Random Topologies

天野 英晴

Proc. of the 4th International Symposium on Computing and Networking (CANDAR),


2016/11





9 研究論文(国際会議プロシーディングス)
共著
On-the-fly data compression/decompression mechanism with ExpEther

天野 英晴

Proc. of the 4th International Symposium on Computing and Networking (CANDAR)


2016/11





10 研究論文(国際会議プロシーディングス)
共著
Vertical Packet Switching Elevator Network Using Inductive Coupling ThruChip Interface

天野 英晴

Proc. of the 4th International Symposium on Computing and Networking (CANDAR)


2016/11





11 研究論文(国際会議プロシーディングス)

Acceleration of Full-PIC simulation on a CPU-FPGA tightly coupled environment

天野 英晴

Proc. of IEEE 10th International Symposium on Embedded Multicore/Many-core Systems-on-Chip (MCSoC),


2016/09





12 研究論文(国際会議プロシーディングス)
共著
Body Bias Grain Size Exploration for a Coarse Grained Reconfigurable Accelerator

天野 英晴

Proc. of the 26th The International Conference on Field-Programmable Logic and Applications (FPL),


2016/09





13 研究論文(学術雑誌)
共著
An Operating System Guided Fine-Grained Power Gating Control Based on
Runtime Characteristics of Applications

天野 英晴

IEICE Trans. on Electronics

E99-C/ 8, 926-035
2016/08





14

Multi-Voltage Variable Pipeline Routers with the Same Clock Frequency for Low-power Network-on-Chips Systems

天野 英晴

IEICE Trans. on Electronics

E99-C/ 8, 909-917
2016/08





15 研究論文(国際会議プロシーディングス)

Performance Evaluation of PEACH3: an FPGA switch for tightly coupled accelerators

天野 英晴

Proc. of International Symposium on Highly-Efficient Accelerators and Reconfigurable Technologies (HEART2016),


2016/06





16 研究論文(国際会議プロシーディングス)

ACRO: Assignment of Channels in Reverse Order to Make Arbitrary Routing Deadlock-free

天野 英晴

15th IEEE/ACIS International Conference on Computer and Information Science(ICIS)


2016/06





17 研究論文(国際会議プロシーディングス)

Leveraging FDSOI through Body Bias Domain Partitioning and Bias Search

天野 英晴

53nd Design Automation Conference(DAC)


2016/05





18 研究論文(学術雑誌)

SOTB MOSFETを用いた汎用マイクロコントローラV850の動的ボディバイアス制御の検討

天野 英晴

情報処理学会論文誌

57/ 2, 708-717
2016/02





19

Efficient 3-D Bus Architectures for Inductive-Coupling ThruChip Interfaces

天野 英晴

IEEE Transactions on VLSI Systems

24/ 2, 493-506
2016/02
1063-8210




20 研究論文(学術雑誌)
共著
A Fine-grained Power Gating Control on Linux Monitoring Power Consumption of Processor Functional Unit

天野 英晴

IEICE Transactions on Electronics.

E980-C/ 7, 559-568
2015/08





21 研究論文(学術雑誌)
共著
Courier: A toolchain for acceleration on Heterogeneous Platforms

天野 英晴

IPSJ Trans. on System LSI Design Methodology

8/ 2, 153-162
2015/08





22 研究論文(学術雑誌)

A Perpetuum Mobile 32bit CPU on 65nm SOTB CMOA Technology with Reverse Body Bias Assisted Sleep Mode

天野 英晴

IEICE Trans. on Electronics

E98-C/ 2, 153-162
2015/02





23 研究論文(学術雑誌)
共著
A toolchain for Dynamic Function Off-load on CPU-FPGA Platforms

天野 英晴

Journal of Information Processing
IPSJ
23/ 2, 153-162
2015/02

10.2197/ipsjip.23.153



24 研究論文(学術雑誌)
共著
A Co-Processor Design for an Energy Efficient Reconfigurable Accelerator CMA


International Journal of Networking and Computing

5/ 1, 239-251
2015/01





25
共著
Dynamic Power Consumption Optimization for Inductive-Coupling based Wireless 3D NoCs

天野 英晴

IPSJ Transaction
on System LSI Design Methodology

7, 27-36
2014/07





26 研究論文(学術雑誌)
共著
Reconfigurable Out-of-Order System for Fluid Dynamics Computation Using Unstructured Mesh

T.Akamine, M.S.Abu T...続きを表示
IEICE Trans. on INF & SYST.

E97/ 5, 1225-1234
2014/05

10.1587/transif.E97.D.1225



27 研究論文(学術雑誌)
共著
複数コアリンクを用いた低遅延オンチップトポロジーに関する研究

河野、藤原、松谷、天...続きを表示
電子情報通信学会論文誌 D

J97-D/ 3, 601-613
2014/03





28 研究論文(学術雑誌)
共著
3D NoC with Inductive-Coupling Links for Building-Blocks SiPs

Y.Take, H.Matsutani,...続きを表示
IEEE Transactio on Computers

63/ 3, 748-763
2014/03

10.1109/TC.2012.249



29 研究論文(学術雑誌)
共著
Vertical Link On/Off Regulations for Inductive-Coupling Based Wireless 3-D NoCs

H.ZHang, H.Matsut...続きを表示
IEICE Trans. on Inf. and Systems.

E96-D/ 12, 2753-2764
2013





30 研究論文(学術雑誌)
共著
A Scalaable 3D Heterogeneous Multicore with an Inductive ThruChip Interface 3D NoC

N.Miura, Y.Koizumi, ...続きを表示
IEEE Micro

33/ 6, 27-36
2013/12

10.1109/MM/2013.12



31 研究論文(学術雑誌)
共著
Adaptive Flux Calculation Scheme in Advection Term Computation Using Partial Reconfiguration

M.Sofian Abu Talip, ...続きを表示
International Journmal of Networking and Computing

3/ 3, 289-306
2013/08





32 研究論文(学術雑誌)
共著
Dynamic Power Consuption Optimization for Inductive Coupling based Wireless 3D NoCs

H.Zhang, H.Matsutani...続きを表示
IPSJ Transactions on SLDM

7, 27-36
2013/07

10.2197/ipsjtsldm.7.27



33 研究論文(学術雑誌)
共著
High-Speed Fully-Adaptable CRC Accelerators

A.Akagic and H.Amano

IEICE Trans. Inf. and Syst.
IEICE
E96-D/ 6
2013/06





34 研究論文(学術雑誌)
共著
Fine-Grained Run-Time Power Gating though Co-Optimization of Circuit, Architecture and System

H.Nakamura and W.Wan...続きを表示
IEICE Trans. Electron.
IEICE
E96-C/ 4, 404-412
2013/04





35 研究論文(学術雑誌)
共著
Partial reconfiguration of flux limiter functions in MUSCL scheme using FPGA

天野 英晴

IEICE Transactions on Information & Systems

E-95D/ 10, 2369 - 2376
2012/10





36 研究論文(学術雑誌)
共著
VLIW型プロセッサにおけるMixed Power Gatingの研究

石井義史、Wang Weiha...続きを表示
情報処理学会論文誌:コンピューティングシステム

5/ 5, 23-32
2012/10





37 研究論文(学術雑誌)
共著
超低消費電力粗粒度アクセラレータCMAのPEアレイアーキテクチャの最適化

小崎信明、宇野理恵、...続きを表示
情報処理学会論文誌:コンピューティングシステム

5/ 5, 10-22
2012/10





38 研究論文(学術雑誌)
共著
Iterative Synthesis Methods Estimating Programmable-Wire Congestion in a Dynamically Reconfigurable Processor

Takao Toi and Takumi...続きを表示
IEICE Trans. on Informations and Systems
IEICE
E94-D/ 12, 2619-2627
2011/12





39 研究論文(学術雑誌)
共著
Cool Mega-Arrays: Ultra low-power reconfigurable accelerator Chips

天野 英晴

IEEE Micro
IEEE
32/ 6, 6-18
2011/11





40 研究論文(研究会,シンポジウム資料等)
共著
Prediction Router:
A Low-Latency On-Chip Router Architecture with Multiple Predictors

天野 英晴

IEEE Trans. on Computers
IEEE
60/ 6, 783-799
2011/06





41 研究論文(研究会,シンポジウム資料等)
共著
Design and Implementation Fine-grained Power Gating on Microprocessor Functional Units

天野 英晴

IPSJ Trans. on System LSI Design Methodology
IPSJ
4/ 0, 182-192
2011/04





42 研究論文(研究会,シンポジウム資料等)
共著
Design and Implementation of Echo Instructions for an Embedded Processor

天野 英晴

IPSJ Trans. on System LSI Design Methodology
IPSJ
4/ 0, 222-231
2011/04





43 研究論文(研究会,シンポジウム資料等)
共著
Performace, Area, and Power Evaluations of Ultrafine-Grained Run-Time Power Gating Routers for CMPs

天野 英晴

IEEE Trans. on Computer-Aided Design of Integrated Circuits and systems
IEEE
30/ 4, 520-534
2011/04





44 研究論文(研究会,シンポジウム資料等)
共著
A Switch-Tagged Routing Methodology for PC Clusters with VLAN Etnernet

天野 英晴

IEEE Transactions on Parallel and Distributed Systems

22/ 2, 231-244
2011/02





45 研究論文(研究会,シンポジウム資料等)
共著
An Analytical Network Performance Model for SIMD Processor CSX600 Interconnects

天野 英晴

Journal of Systems Architecture

57/ 1, 146‐159
2011/01





46 研究論文(研究会,シンポジウム資料等)
共著
A Leakage Efficient Data TLB design for Embedded Processors

天野 英晴

IEICE Trans. Inf.& Syst.

E94-E/ 1, 51‐59
2011/01





47 研究論文(研究会,シンポジウム資料等)
共著
Dual-Vthセルの利用による動的リコンフィギャラブルプロセッサのリーク電力削減手法

平井啓一郎、佐野...続きを表示
電子情報通信学会論文誌

J94-D/ 1, 301‐311
2011/01





48 研究論文(研究会,シンポジウム資料等)
共著
動的リコンフィギャラブルデバイスにおけるデータパスコンフィギュレーションを用いた構成情報時間削減手法の提案

佐野徹、加東勝、...続きを表示
電子情報通信学会論文誌

J93-D/ 12, 2579‐2586
2010/12





49 研究論文(研究会,シンポジウム資料等)
共著
CMPにおけるオンチップルータの細粒度パワーゲーティングの評価

松谷宏紀、鯉渕道...続きを表示
情報処理学会論文誌:コンピューティングシステム

3/ 3, 100‐112
2010/09





50 研究論文(研究会,シンポジウム資料等)
共著
単フリット、単サイクルルータを用いたNoC向け非最短完全適応型ルーティング

西川由理、鯉渕道...続きを表示
情報処理学会論文誌:コンピューティングシステム

3/ 3, 88‐99
2010/09





51 研究論文(研究会,シンポジウム資料等)
共著
MIPS R3000プロセッサにおける細粒度動的スリープ制御の実装と評価

関 直臣、天野 英...続きを表示
電子情報通信学会論文誌

J93-D/ 6, 920‐930
2010/06





52 研究論文(研究会,シンポジウム資料等)
共著
動的リコンフィギャラブルデバイスにおける構成情報配送のためのマルチキャスト手法の検討

中村拓郎, 佐野 ...続きを表示
電子情報通信学会論文誌

J92-D/ 12, 2185-2194
2009/12





53 研究論文(研究会,シンポジウム資料等)
共著
動的リコンフィギャラブルデバイスにおける電力分析と低電力化手法の検討

西村隆, 平井啓一...続きを表示
電子情報通信学会論文誌
電子情報通信学会論文誌
J92-D/ 10, 1763-1771
2009/10





54 研究論文(研究会,シンポジウム資料等)
共著
パイプラインステージ統合による省電力・可変パイプラインルータに関する研究

枚田優人, 松谷宏...続きを表示
情報処理学会論文誌コンピューティングシステム

2/ 3, 71-82
2009/09





55 研究論文(学術雑誌)
共著
低遅延オンチップネットワークのための予測ルータの評価

松谷宏紀, 鯉渕道...続きを表示
情報処理学会論文誌コンピューティングシステム

2/ 3, 26-38
2009/09





56 研究論文(研究会,シンポジウム資料等)
共著
Fat H-Tree: A Cost-Efficient Tree-Based On-Chip Network

天野 英晴

IEEE Transaction on Paralel and Distributed Systems
IEEE
20/ 8, 1126-1141
2009/08





57 研究論文(研究会,シンポジウム資料等)
共著
A Link Removal Methodology for Application-Specific Networks-on-Chip on FPGAs

天野 英晴

IEICE Transaction on Information and Systems
IEICE
E92-D/ 4, 575-583
2009/04





58 研究論文(学術雑誌)
単著
DIMMスロット搭載型ネットワークインタフェースDIMMnet-Iとその高バンド幅通信機構BOTF

田邊、山本、濱田、中...続きを表示
情報処理学会論文誌HPS

43/ 4, 866-878
2002/04





59 研究論文(研究会,シンポジウム資料等)
共著
L-turn routing: An Adaptive Routing in Irregular Networks

M.Koibuchi, A.Funaha...続きを表示
International Conference on Parallel Processing

374-383
2001/09



不規則結合網に2次元を導入し、自由度を上げる。


60 研究論文(研究会,シンポジウム資料等)
共著
Recursive Diagonal Torus: an interconnection network for massively parallel computers

Y.Yang,A.Funahash...続きを表示
IEEE Trans. on Parallel and Distributed Systems
IEEE.Trans.on Parallel and Distributed Processing
12/ 7, 701-715
2001/07



RDTの詳細な評価を行った総まとめの論文


61
共著
L-turn routing: Irregular Network におけるAdaptive Routing

鯉渕、舟橋、上楽、天...続きを表示
情報処理学会論文誌 HPS
情報処理学会論文誌HPS3
42/ 9, 119-134
2001/07



不規則結合網に2次元を導入し、自由度を上げる。


62 研究論文(学術雑誌)
単著
適応型ルーティングにおけるOutput Selection Functionに関する研究

鯉渕、舟橋、上楽、天...続きを表示
情報処理学会論文誌

42/ 4, 704-713
2001/04





63

データ駆動型ハードウェアにおける自動ページ分割手法

柴田、高山、岩井、天...続きを表示

情報処理学会論文誌

2001/04



Reconfigurable Machine用のハードウェアの自動分割手法


64
共著
並列計算機シミュレータの構築支援環境

若林、天野

電子情報通信学会論文誌

Vol.J84-D-I/ No.3
2001/03



並列計算機シミュレータ構築用ツールISISの提案と実装


65 研究論文(研究会,シンポジウム資料等)
共著
A prototype chip of multicontext FPGA with DRAM for Virtual Hardware

D.Kawakami,Y.Shib...続きを表示
Proc. Of ASP-DAC2001


2001/01



DRAM混載FPGAの実装


66 研究論文(研究会,シンポジウム資料等)
共著
On the fly sending:A Low latency high bandwidth Message Transfer Mechanism

N.Tanabe et.al...続きを表示
Proc.Of IEEE I-SPAN2000


2000/12



DIMMnetの転送機構


67 研究論文(研究会,シンポジウム資料等)
共著
Environment of Multiprocessor Simulator Development

M.Wakabayashi,H.A...続きを表示
Proc.Of IEEE I-SPAN2000


2000/12



シミュレータ構築環境ISIS


68
共著
64Gb/s Highly Reliable Network Switch Using Parallel Optical Interconnection

Nishimura et.a...続きを表示
Journal of Lightwave Technology 

Vol.18/ No.12
2000/12



RHiNET2用スイッチチップの実装


69
共著
64Mb/s Highly Reliable switch using parallel optical interconnection 

S.Nishimura, T.Kudoh...続きを表示

IEEE Journal of Lightwave Technology

2000/12



Rhinet 2スイッチの構成と光ネットワークの評価


70
共著
相互結合網RDTにおけるAdaptive Routing

舟橋、上楽、天野

電子情報通信学会論文誌

Vol.J83-D-I/ No.11
2000/11



RDT用適応型ルーティングを提案し、評価する。


71 研究論文(研究会,シンポジウム資料等)
共著
A Local Area System Network RHiNET-1/SW: A Network for high performance parallel computing

H.Nishi, et.al...続きを表示
Proc.Of HPDS 2000


2000/08



RHiNETの第1バージョンの評価


72
共著
効率良い並列処理をサポートするローカルエリア向けネットワークスイッチ


電子情報通信学会論文誌

Vol. J83-D-I/ No.8
2000/02





73
共著
A Floating Point Arithmetic Unit for a Static Scheduling and Compiler oriented multiprocessor system ASCA


ASP DAC 2000


2000/01





74
共著
A Routing Algorithm for Multihop WDM Ring


IEICE Trans. Inf & Syst.

Vol.E82?D/ No.2
1999



波長多重光ネットワーク用のリング構造結合網で用いる効率の良いルーティング法の提案


75
共著
A Torus Assignment for an Interconnection Network Recursive Diagonal Torus


IEEE International Symposium on Parallel Architectures,Algorithms,and Networks(ISPAN99)


1999/11





76
共著
RHiNET:A network for high performance parallel computing using locally distributed computers


Innovative Architecture for future generation high performance processors and systems


1999/10





77
共著
A network switch using optical interconnection for high performance parallel computing 


Parallel Interconnect 99


1999/10





78
共著
Adaptive Routing on the Recursive Diagonal Torus


The 12th ISCA International Conference on Parallel and Distributed Computing Systems


1999/08





79
共著
Implementation and Evaluation of the Compiler for WASMII, a Virtual Hardware System


International Workshop on Parallel Execution on Reconfigurable Hardware


1999/08





80
共著
Internal Parallelization of Data-Driven Virtual Hardware


International Workshop on Parallel Execution on Reconfigurable Hardware


1999/08





81
共著
An educational system of LSI design with Free-wares for VDEC


IEEE International Conference on Microelectronic Systems Education


1999/07





82
共著
Home Proxy Cacheによる分散共有メモリの高速化


情報処理学会論文誌

第40巻/ 5号
1999/05





83
共著
DRAM混載型FPGAを用いたデータ駆動型仮想ハードウェア


情報処理学会論文誌

第40巻/ 5号
1999/05





84
共著
オンチップマルチプロセッサ用半共有型擬似連想キャッシュ


情報処理学会論文誌

第40巻/ 5号
1999/05





85
共著
MBP-light:A Processor for Management of the Distributed Shared Memory on JUMP-1


COOL Chips II


1999/04





86
共著
Performance evaluation of SNAIL:A multiprocessor based on the SSS architecture


Parallel Computing,25


1999/04





87
共著
ローカルメモリを持つマルチプロセッサのソフトウェア環境EULASHのプリコンパイラの評価(その他)

山本淳二、鬼頭宏幸、...続きを表示
電子情報通信学会論文誌 D-Ⅰ

Vol.J81-D-Ⅰ/ No.10
1998/10



ローカルメモリを持つマルチプロセッサ用のソフトウェア環境EULASHを実装・評価する。


88
共著
Pruning Cacheを用いた分散共有メモリのディレクトリ構成法

西村克信、工藤知宏、...続きを表示
情報処理学会論文誌

第39巻/ 6
1998/06



動的にディレクトリを構成するキャッシュ法を提案する。


89
共著
多次元構造を持つMIN

塙敏博、朱笑岩、亀井...続きを表示
情報処理学会論文誌

第39巻/ 6
1998/06



多次元構造とループバックにより交信局所性の利用を可能にするMINを提案する。


90
共著
超並列計算機JUMP-1における分散共有メモリ管理プロセッサMBP-light

安生、井上、佐藤、工...続きを表示
情報処理学会論文誌

第39巻/ 6
1998/06



分散共有メモリ管理用プロセッサを提案・実装する。


91
共著
Wavelength Division Multiple Access Ring

X. Dong, T. Kudoh, H...続きを表示
IEICE Trans. Inf and Syst. April 1998

E81-D/ No.4
1998/04



光多重通信用のリング構造のネットワークを提案する。


92
共著
FPGAを用いたマルコフチェーンシミュレーションシステム


電子情報通信学会論文誌D-Ⅰ

Vol.J80/ No.10
1997/10



マルコフ解析をFPGAを用いて高速に行うシステムを提案する。


93
共著
The RDT router chip:a versatile router for supporting a distributed shared memory


IEICE Trans.Inf.and Syst.

Vol.E80-D/ No.9
1997/09



分散共有メモリを実現するためのマルチキャスト機構を持つRDTルータチップを実装する。


94
共著
MINC:Multistage Interconnection Network with Cache control mechanism


IEICE Trans.Inf.and Syst.

Vol.E80-D/ No.9
1997/09



キャッシュ制御機構の付いた多段接続網を提案する。


95
共著
IEEE標準バスFuturebusにおけるバスアービトレーションプロトコルの公平性とオーバーヘッドの解析


電子情報通信学会論文誌D-Ⅰ

Vol.J80/ No.5
1997/05



Futurebusのアービトレーションプロトコルを理論と実機で評価する。


96
共著
The MDX:A Class of networks for large scale multiprocessors

A.Murata,T.Boku,H....続きを表示
IEICE Trans.Inf.and Syst.

Vol.E79-D/ No.8
1996/08



不等距離間接網の新しいクラスを定義する。


97
共著
Fault Torelantce of the TBSF and PBSF

A.Funahashi,T.Hanaw...続きを表示
IEICE Trans.Inf.and Syst.

Vol.E79-D/ No.8
1996/08



多重出力可能なMINに耐故障性を与える。


98
共著
相互結合網RDT上での階層マルチキャストによるメモリコヒーレンス維持手法

西村克信、工藤知宏、...続きを表示
情報処理学会論文誌


1996/07



RDT上でマルチキャストを行うことでメモリの一致をとるディレクトリ構成法を提案する。


99
共著
シングルチップマルチプロセッサのためのスヌープキャッシュの検討

寺澤卓也、井上敬介、...続きを表示
電子情報通信学会論文誌


1996/04



1チップ上にマルチプロセッサを実装する場合に適したプロトコルを提案する。


100
共著
Message Transfer Algorithms on the Recursive Diagonal Torus

Y.Yang, H. Amano

IEICE Trans. Inf. And Syst. ,

Vol.E79-D/ No.2
1996/02



再帰構造を持つメッシュRDT上でのルーチング法を提案する。


101
共著
An MPLD with Data-Driven Control on a Virtual Hardware

X.Ling, H.Amano

The Journal of Supercomputing,

Vol.9/ No.3
1995/10



MPLDとよばれるFPGAを用いた仮想ハードウェア機構を提案する。


102
共著
Neural network parallel computing for multi-layer channel routing problems

K.Suzuki,H.Amano,Y...続きを表示
Neurocomputing,8,(1995),

141-156
1995/08



多層配線問題を解くニューラルネットワークを並列処理する。


103
共著
多重出力可能なMINの性能評価

塙敏博,天野英晴

情報処理学会論文誌, 36-7,

1630-1639
1995/07



同時に複数のパケットの通過を許す多段接続網を評価する。


104
共著
SSS型MINに基づくマルチプロセッサSNAIL

笹原正司,寺田純,大...続きを表示
情報処理学会論文誌, 36-7,

1640-1651
1995/07



SSS型MINを用いたマルチプロセッサSNAILを実装・評価する。


105
共著
A performance evaluation of the multiprocessor testbet ATTEMPT-0

T.Terasawa,O.Yamamo...続きを表示
Parallel Computing, 21,

701-730
1995/05



バス結合型マルチプロセッサテストベットATTEMPT-0を実装し、評価する。


106
共著
超並列計算機向き結合網:RDT

楊愚魯,天野英晴,柴...続きを表示
電子情報通信学会論文誌

J78-D-I/ No.2, 118-128
1995/02



再帰的なメッシュ構造を持つ結合網を提案する。


107
共著
データ駆動型制御機構付きMPLDを用いた並列処理マシンWASMIIの仮想化


情報処理学会論文誌

Vol.35/ No.4
1994



WASMIIに、外部データメモリを付加することにより仮想ハードウェアを実現する方法を提案する。


108
共著
WASMII:データ駆動型制御機構を持つMPLD


電子情報通信学会論文誌D-I 

Vol.J77/ No.4
1994



書き換え可能なFPGAにデータ駆動型機構とMPLD機構を導入する


109
共著
SSS型MINにおけるhot spotの影響とメッセージ結合の評価


電子情報通信学会論文誌D-I 

Vol.J77/ No.5
1994



混雑が集中した場合の性能低下の解析とメッセージ結合の効果をSSS型のスイッチで評価する。


110
共著
数値計算における疎密のある物理空間に対応するマッピング:ローリングマッピング

村田淳,天野英晴

情報処理学会論文誌

Vol.35/ No.2
1994/02



疎密のある物理空間に格子状並列計算機をマッピングする方法について述べる。


111
共著
An Extended Fault-Tolerant Batcher Network

Chan,C.T.and Amano...続きを表示
International Journal of MINI & Microcomputers


1993/10



耐故障性を持つBatcher網を拡張する。


112
共著
SSS(Simple Serial Synchronized)型マルチステージネットワーク

天野英晴,藤川義文,...続きを表示
情報処理学会論文誌

Vol.34/ No.5, 1134-1143
1993/05



簡単で高速な多段接続網の構成法を示す。


113
単著
バチャー網の故障診断と回避法


電子情報通信学会論文誌D-I 

Vol.J75/ No.11
1992



ノンブロッキング網を構成することのできるバッチャ-ソータの故障診断と回避手法を提案する。


114
共著
並列システム解析モデルSTMTネット

天野英晴,その他

電子情報通信学会論文誌D-I

Vol.J75-D-I/ No.8, 654-663
1992/08



マルコフチェーンに基づく並列システム解析モデルを提案する。


115
共著
A Batcher-Double-Omega Network with Combining

天野英晴,その他

IEICE Trans.Inf.& Syst. ,May

Vol.E75-D/ No.3, 307-314
1992/05



メッセージコンバイン機能を持つノンブロック型多段接続網を提案する。


116
共著
問い合わせに基づく並列論理シミュレーションアルゴリズム

天野英晴,その他

電子情報学会論文誌D-I

Vol.J75-D-I/ No.4, 221-231
1992/04



保守的時刻管理機構を持つ並列論理シミュレータを提案・評価する。


117
共著
バス結合型並列計算機の交信用メモリの性能評価

天野英晴,その他

情報処理学会論文誌

第33巻/ 3号, 307-319
1992/03



交信用メモリSynchronizerを提案・評価する。


118 研究論文(学術雑誌)
単著
スタンフォード大学の並列計算機研究

天野英晴

情報処理


1991/12



訪問講師として滞在したスタンフォード大のプロジェクトをいくつか紹介する。


119
共著
(SM)2:A Large Scale Multiprocessor for Sparse Matrix Computation

天野英晴,朴 泰佑,...続きを表示
IEEE Trans.on Computer


1990/07



一般疎行列車用計算機(SM)2の設計方針,言語等を述べる。


120
共著
マルチプロセッサのための科学技術計算用並行記述言語NCC

朴 泰佑,天野英晴 そ...続きを表示
電子情報通信学会論文誌


1989/10



マルチプロセッサ上で実行することを目的とした科学技術計算用並列記述言語NCCを提案。


121
共著
The Compatible Acknowledging Ethernet


IEICE Trans

Vol.E70/ No.10
1987



Acknowledge機構付きEthernetを通常のEthernet上で使えるようにする。


122
共著
格子状トポロジーを持つ数値計算用並列計算機の動的な故障回復法


電子通信学会論文誌D


1985/06



格子状のトポロジーをもつ大型の並列計算機上でプロセッサやリンクの故障を回復しながら計算を続ける手法を...続きを表示

123
共著
マルチリードメモリを用いた並列計算機の性能解折


電子通信学会論文誌D


1984/09



マルチリードメモリをマルコフ解折と簡易解析モデルにより評価する。